WEKO3
-
RootNode
アイテム
SR11000 モデル J2 における 4 倍精度積和演算の高速化
https://ipsj.ixsq.nii.ac.jp/records/18240
https://ipsj.ixsq.nii.ac.jp/records/1824085b11ca6-93fb-4761-bb5a-8d522f29a547
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-TACS4813020.pdf (323.7 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-08-15 | |||||||
| タイトル | ||||||||
| タイトル | SR11000 モデル J2 における 4 倍精度積和演算の高速化 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Fast Multiply-add Operation with Quadruple Precision on SR11000/J2 | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 数値計算 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 東京大学大学院新領域創成科学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学大学院新領域創成科学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京大学情報基盤センター | ||||||||
| 著者所属 | ||||||||
| 東京大学情報基盤センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Frontier Science, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Frontier Science, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Information Technology Center, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Information Technology Center, The University of Tokyo | ||||||||
| 著者名 |
永井, 貴博
吉田, 仁
黒田, 久泰
金田, 康正
× 永井, 貴博 吉田, 仁 黒田, 久泰 金田, 康正
|
|||||||
| 著者名(英) |
Takahiro, NAGAI
Hitoshi, YOSHIDA
Hisayasu, KURODA
Yasumasa, KANADA
× Takahiro, NAGAI Hitoshi, YOSHIDA Hisayasu, KURODA Yasumasa, KANADA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 並列計算機の性能向上や数値計算法の進展は，大規模科学技術計算における大きな鍵となっている。特に浮動小数点数における演算においては、計算規模が増すに従ってより多くの計算量を必要とし、計算誤差も増大する。そのために、倍精度演算より有効桁数が多い 4 倍精度演算の必要性が高まってきており注目されている。4 倍精度数の表現には、倍精度浮動小数点数を 2 つ用いて表される 128 ビットデータ型があるが、SR11000 モデル J2 上の Hitachi 最適化コンパイラにおいて、4 倍精度演算は 2 つの倍精度データ型を用いてソフトウェアによって実現されており、倍精度演算に比べより多くの計算回数を必要とする。そこで本研究では、SR11000 モデル J2 上の Hitachi 最適化コンパイラを用いて 4 倍精度演算を定量的に解析し、FMA 命令 （Fused Multiply-Add） を用いて演算回数を削減することによって高速化を行い、最大で約 1.5 倍の高速な 4 倍精度積和演算を実現した。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | It is important to develop the numerical computation and to increase the performance of parallel computers so that the large scale computation is required in the scientific research fields. Generally, floating point arithmetics generate rounding error because of its limited significant figures to need more complexity. Therefore, quadruple precision arithmetics has been paid more attention today. Quadruple precision arithmetics are emulated with a pair of 64-bit double precision representation with Hitachi optimizing compiler on SR11000/J2. In this paper, we introduce the quantitative analysis of quadruple precision arithmetics. We implemented and attained 1.5 times maximum speed up with FMA (Fused Multiply-Add) instruction by reducing the number of operations. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11833852 | |||||||
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS） 巻 48, 号 SIG13(ACS19), p. 214-222, 発行日 2007-08-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7829 | |||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
