WEKO3
-
RootNode
アイテム
大規模科学技術計算向けSIMD拡張スカラプロセッサの提案とその評価
https://ipsj.ixsq.nii.ac.jp/records/22931
https://ipsj.ixsq.nii.ac.jp/records/22931177104f0-7b2b-4b00-aed9-5e6bcae08c8b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC07174011.pdf (510.1 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-08-01 | |||||||
| タイトル | ||||||||
| タイトル | 大規模科学技術計算向けSIMD拡張スカラプロセッサの提案とその評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Proposal and Evaluation of SIMD Extended Scalar Processor for Large-scale Scientific Applications | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 富士通株式会社 | ||||||||
| 著者所属 | ||||||||
| 富士通株式会社 | ||||||||
| 著者所属 | ||||||||
| 富士通株式会社 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu, Ltd | ||||||||
| 著者名 |
山村, 周史
青木, 孝
安藤寿茂
× 山村, 周史 青木, 孝 安藤寿茂
|
|||||||
| 著者名(英) |
SHUJI, YAMAMURA
TAKASHI, AOKI
HISASHIGE, ANDO
× SHUJI, YAMAMURA TAKASHI, AOKI HISASHIGE, ANDO
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々は，ペタスケールシステム向けのプロセッサアーキテクチャの検討を行っている．ペタスケール規模の科学技術計算アプリケーションを高速に実行するためには，大量の浮動小数点演算を高効率で処理できなければならない．これを実現するために，我々は，既存のスカラプロセッサに対して， SIMD 演算ユニットを拡張装備するアーキテクチャを提案する． HPL および PHASE の主要計算ルーチンを対象として，シミュレーションにより本アーキテクチャの性能評価を行い，その有効性について述べる． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A processor for a peta-scale supercomputer requires achieving high floating point performance with high energy efficiency. To meet these requirements, we propose an architecture with the combination of a high performance superscalar processor core and wide SIMD processing elements. In this paper, we evaluate its performance and effectiveness with an architecture simulator using math kernels of HPL and PHASE. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2007, 号 79(2007-ARC-174), p. 61-66, 発行日 2007-08-01 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
