WEKO3
-
RootNode
アイテム
H.264/AVCエンコーダのマルチコアプロセッサにおける階層的並列処理
https://ipsj.ixsq.nii.ac.jp/records/67377
https://ipsj.ixsq.nii.ac.jp/records/67377fd6ebcce-931e-4a70-b4b0-382f19929d6b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC10187022.pdf (521.8 kB)
|
Copyright (c) 2010 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2010-01-21 | |||||||
| タイトル | ||||||||
| タイトル | H.264/AVCエンコーダのマルチコアプロセッサにおける階層的並列処理 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Hierarchical Parallel Processing of H.264/AVC Encoder on an Multicore Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | メディア処理技術 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学基幹理工学部情報理工学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学基幹理工学部情報理工学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学基幹理工学部情報理工学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学基幹理工学部情報理工学科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者名 |
見神, 広紀
宮本, 孝道
木村, 啓二
笠原, 博徳
× 見神, 広紀 宮本, 孝道 木村, 啓二 笠原, 博徳
|
|||||||
| 著者名(英) |
Hiroki, Mikami
Takamichi, Miyamoto
Keiji, Kimura
Hironori, Kasahara
× Hiroki, Mikami Takamichi, Miyamoto Keiji, Kimura Hironori, Kasahara
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿ではビデオコーデックである H.264/AVC エンコーダの高速化手法としてフレームおよびマクロブロックでの階層的な並列処理を提案する．H.264/AVC エンコーダの一実装である x264 上にマクロブロックでの並列処理機能を実装し，64 コアのマルチコアシステム上での処理性能の評価を行った．その結果，2 コア集積のマルチコアである Intel Itanium2 (Montvale) を 32 基搭載した 64 コア構成の ccNUMA サーバである SGI Altix450 において，フレームでの並列処理のみの場合が 6.3 倍であったのに対しフレームおよびマクロブロックの 2 階層で行った場合は 10.6 倍の性能向上が得られた． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper proposes hierarchical parallel processing method of H.264/AVC encoder. Data structures and data dependencies are analyzed to exploit multi-level parallelization as frame-level and macroblock-level. We implemented macroblock-level parallel processing on the x264, an open source H.264/AVC encoder. As a result, on SGI Altix450 (Intel Itanium2 (Montvale), 64 cores ccNUMA server), speed up is saturated by using 8 cores when execute encoder in only frame-level parallelization. However, scalable speedup is attained when execute encoder in frame and macroblock multi-level parallelization. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2010-ARC-187, 号 22, p. 1-6, 発行日 2010-01-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
