WEKO3
-
RootNode
アイテム
仕様記述言語SpecCによるサイクル精度記述の一試行
https://ipsj.ixsq.nii.ac.jp/records/69103
https://ipsj.ixsq.nii.ac.jp/records/69103fbf248a2-a0c3-4323-9482-74b49afaaf8e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-MBL10053017.pdf (765.0 kB)
|
Copyright (c) 2010 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2010-03-19 | |||||||
| タイトル | ||||||||
| タイトル | 仕様記述言語SpecCによるサイクル精度記述の一試行 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Trial Designs by Cycle-Accurate Hardware Description in Specification Description Language | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | システム設計 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 立命館大学理工学部／大学院理工学研究科／株式会社シンセシス | ||||||||
| 著者所属 | ||||||||
| 株式会社インターデザイン・テクノロジー | ||||||||
| 著者所属 | ||||||||
| 株式会社インターデザイン・テクノロジー | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Engineering, Ritsumeikan University / Synthesis Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| InterDesign Technologies, Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| InterDesign Technologies, Inc. | ||||||||
| 著者名 |
泉, 知論
吉川, 寿広
荒木, 大
× 泉, 知論 吉川, 寿広 荒木, 大
|
|||||||
| 著者名(英) |
Tomonori, Izumi
Toshihiro, Kikkawa
Dai, Araki
× Tomonori, Izumi Toshihiro, Kikkawa Dai, Araki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | システム設計の効率化を求めて，動作記述から回路を自動的に合成する動作合成の技術が実用化されてきており，また，より抽象度の高いシステムレベルの仕様記述言語も提案されている．一方で，高度な最適化のため，あるいは，外部回路とのインターフェースをとるため，サイクル精度のタイミングまで考慮した詳細な設計が求められる場面も依然存在する．仕様記述によるモデリングと検証，ハードウェア化する部分については動作記述からの回路合成，そして必要に応じてサイクル精度記述による最適化，と設計を進めていくにあたって，記述言語や処理系の断絶なく設計レベルを徐々に深めていくことが望ましい．そこで，仕様記述言語 SpecC では 2.0 版でレジスタ転送レベル記述のための言語仕様が追加されている．しかし一般には，シミュレータやシンセサイザなどの処理系が必ずしも言語仕様上可能なすべての記述に対応するわけではない．そこで，Spec-C 2.0 と現在利用可能なシミュレータを対象に，基本的な回路例を取り上げながら，サイクル精度の記述を試行し，記述法を確認していく． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In order to cope with the design of recent huge and complicated systems, higher abstracted design methodologies have been proposed including, behavioral synthesis, hardware-software codesign, specification description languages, etc. However, cycle-accurate design is still needed, to optimize the detailed architecture more deeply, to interface with peripheral hardwares to be coupled tightly, or to import intellectual properties predesigned as cycle-accurate modules. Starting with specification description language, designers will break the target into more detailed ones repeatedly and may use some language and design tools at each level. SpecC was originally proposed as a specification description language and have been enhanced to support RTL (register transfer level) descriptions in order to provide an unified and seamless design environment from specifications to detailed designs. However, there is generally some gap between the ideal language specification and the subset and/or some kind of implicit description rules for each specific tool. This manuscript presents some trial designs in RTL SpecC with a simulator and a synthesizer and proposes a set of description rules for practical and efficient designs. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11851388 | |||||||
| 書誌情報 |
研究報告モバイルコンピューティングとユビキタス通信（MBL） 巻 2010-MBL-53, 号 17, p. 1-7, 発行日 2010-03-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
