WEKO3
-
RootNode
アイテム
高位合成ツールを利用したハードウエアアルゴリズムの最適化
https://ipsj.ixsq.nii.ac.jp/records/73981
https://ipsj.ixsq.nii.ac.jp/records/739814be372dc-a8b2-43e6-9500-87a46ba51963
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2011-05-11 | |||||||
タイトル | ||||||||
タイトル | 高位合成ツールを利用したハードウエアアルゴリズムの最適化 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Optimization of Hardware Algorithms Utilizing a High Level Synthesis Tool | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 最適化技術 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京大学大学院工学系研究科電気系工学専攻 | ||||||||
著者所属 | ||||||||
東京大学大規模集積システム設計教育研究センター | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Electrical Engineering and Information Systems, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Design and Education Center, The University of Tokyo | ||||||||
著者名 |
福井, 啓
藤田, 昌宏
× 福井, 啓 藤田, 昌宏
|
|||||||
著者名(英) |
Akira, Fukui
Masahiro, Fujita
× Akira, Fukui Masahiro, Fujita
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年大規模・高速化が求められる、HPC(High Performance Computing) の分野において、順調な大規模化が進む FPGA(Field Programmable Gate Array) を用いて実現しようという研究が報告されている。本研究は FPGA を用いて、特定分野における数値計算の高速化の実現を目指したものである。一般に計算アルゴリズムを FPGA 上で実装するには時間がかかる、また大きな労力が必要である。本研究では主要な計算部分はデータフローグラフを書くことによってハードウエアを記述できる高位合成ツールを用いており、開発期間の短さを利用して様々な実装の比較をした。本発表では、津波のシミュレータの実装を通して、様々な実装やアーキテクチャを速度の観点から比較をする。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Recently, there are some reports which suggest the utilization of FPGAs for HPC(High Performance Computing). The aim of this research is to accelerate specific calculatons. Generally, Development of FPGAs requires a long development term and a lot of labor. In this research, the main calculation part is designed utilizing a high level synthesis tool. In this paper, some different implementations of TUNAMI(tsunami simulator) are compared in terms of speed. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2011-SLDM-150, 号 10, p. 1-6, 発行日 2011-05-11 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |