WEKO3
-
RootNode
アイテム
高性能計算機インターコネクトにおけるランダムショートカットトポロジ
https://ipsj.ixsq.nii.ac.jp/records/80256
https://ipsj.ixsq.nii.ac.jp/records/80256a440f999-64d2-4250-afe9-7f2341480a50
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-HPCS2012048.pdf (941.9 kB)
|
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Symposium(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-01-17 | |||||||
| タイトル | ||||||||
| タイトル | 高性能計算機インターコネクトにおけるランダムショートカットトポロジ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Case for Random Shortcut Topologies on High-performance Computer Interconnects | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | ネットワーク | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
| 資源タイプ | conference paper | |||||||
| 著者所属 | ||||||||
| 国立情報学研究所／総合研究大学院大学／JST | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| フォーダム大学 | ||||||||
| 著者所属 | ||||||||
| ハワイ大学マノアキャンパス | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| National Institute of Informatics / The Graduate University for Advanced Studies / JST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fordham University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| University of Hawai‘i at Manoa | ||||||||
| 著者名 |
鯉渕, 道紘
× 鯉渕, 道紘
|
|||||||
| 著者名(英) |
Michihiro, Koibuchi
× Michihiro, Koibuchi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | メニーコア並列アプリケーションと高性能計算機の大規模化が進むにつれて性能への通信遅延の影響が大きくなってきている．そのため，高性能計算システムでは高次元スイッチを用いた低遅延トポロジの活用が重要となりつつある．そこで，本研究では，典型的なトポロジにランダムなショートカットリンクを加えたトポロジを探求する．N 台の次数kのスイッチで構成されたトポロジにおいてランダムなショートカットリンクは，直径を理想値である logk N に近づけ，平均距離，トポロジの拡張性，耐故障性をスモールワールド効果により改善する．グラフ解析の結果より，ランダムなショートカットリンクは，規則的にショートカットリンクを付加した場合と比べて，直径と平均距離を最大 8 倍改良することが分かった．また，フリットレベルシミュレーションの結果より，ランダムなショートカットリンクは遅延を 35% 削減し，ハイパーキューブなどの同じ次数を持つ規則的なトポロジと同程度のスループットを達成した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | As the scale of many-core parallel applications and high-performance computer systems increases, the negative impact of communication latencies on performance becomes larger. It is thus necessary to use low-latency topology based on high-radix switches in high-performance computing systems. In this works, we explore to augment classical topologies with random “shortcut” links. Given a topology of N switches with degree k, we content that random shortcut links make it possible to drastically reduce the diameter close to logk N, reduce the average topological distance, improve topology expandability, and create a small-world effect that improves robustness to faults. Graph analysis results show that adding random shortcut links can improve diameter and average topological distance by up to a factor 8 when compared to adding non-random shortcut links. Flit-level discrete simulation results show that random shortcut links reduce latency by 35% and make it possible to achieve at least the same throughput as existing non-random topologies, including hypercubes. | |||||||
| 書誌情報 |
ハイパフォーマンスコンピューティングと計算科学シンポジウム論文集 巻 2012, p. 85-92, 発行日 2012-01-17 |
|||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
