WEKO3
-
RootNode
アイテム
動的遅延分布の高速な見積もり手法
https://ipsj.ixsq.nii.ac.jp/records/85925
https://ipsj.ixsq.nii.ac.jp/records/859251d8957dc-f680-4989-a06f-c6b7ebcc9400
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM12157016.pdf (787.3 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2012 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-10-11 | |||||||
| タイトル | ||||||||
| タイトル | 動的遅延分布の高速な見積もり手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Fast Estimation of Dynamic Delay Distribution | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 大阪大学大学院生命機能研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院工学研究科電気電子情報工学科専攻 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院理工学研究科集積システム専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Frontier Biosciences, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Division of Electrical, Electronic and Information Engineering, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Communications and Integrated Systems, Tokyo Institute of Technology | ||||||||
| 著者名 |
秋田, 大
安藤, 健太
高橋, 篤司
× 秋田, 大 安藤, 健太 高橋, 篤司
|
|||||||
| 著者名(英) |
Dai, Akita
Kenta, Ando
Atsushi, Takahashi
× Dai, Akita Kenta, Ando Atsushi, Takahashi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | ディジタル回路の高性能化は，現在主流の固定レイテンシ方式では限界に近づいており，可変レイテンシ方式の採用による回路のさらなる高性能化が期待されている．高性能な可変レイテンシ回路の実現のためには，その動作や性能を見積もるため，素子遅延の製造バラつきなどによる静的な遅延分布だけでなく，入力パターンの違いを考慮した回路の動的な遅延分布を知ることも必要である．回路の動的遅延分布は必要な入力パターンの系列をすべてシミュレーションすることにより正確に求めることはできる．しかし，計算量は回路の入力数の指数オーダーとなるため，小規模な回路を除き現実的な方法ではない．本研究では，信号遷移事象の生起確率を用いて，より少ない計算量で動的遅延分布を見積もる手法を提案する．計算機実験による結果から，提案手法によってより高速に得られた見積もりが，入力パターンのシミュレーションに近いことを確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | As the improvement of digital circuits with fixed latency is about to reach its own limits, it is expected that variable latency technique will make more improvement of digital circuits. For the purpose of realizing a high performance circuit by variable latency framework, it is necessary to know not only the static delay distribution caused by variable gate delays in manufacture etc., but also the dynamic delay distribution considering the varia tions of the input patterns. Simulation of all necessary input patterns enables us to get the correct dynamic delay distribution, but impractical except small scale circuits due to taking exponential time in terms of the number of primary inputs of the circuit. In this paper, we propose a method to estimate the dynamic delay distribution in lesser computational time by using occurence probabilities of signal transition events. In experiments, we confirmed that the estimation which is obtained fast by our method is close to the result of the simulation of input patterns. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2012-SLDM-157, 号 16, p. 1-6, 発行日 2012-10-11 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
