WEKO3
-
RootNode
アイテム
Dalvikアクセラレータのハードウェア実装
https://ipsj.ixsq.nii.ac.jp/records/86037
https://ipsj.ixsq.nii.ac.jp/records/86037aa6ad36b-fb3c-4b61-b8ec-6e500571ce40
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ESS2012040.pdf (598.3 kB)
|
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Symposium(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-10-10 | |||||||
| タイトル | ||||||||
| タイトル | Dalvikアクセラレータのハードウェア実装 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Hardware Implementation of a Dalvik Accelerator | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | ポスター | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
| 資源タイプ | conference paper | |||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属 | ||||||||
| 東京大学 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tokyo University of Agriculture and Technology | ||||||||
| 著者名 |
吉實, 大輔
太田, 淳
三輪, 忍
中條, 拓伯
× 吉實, 大輔 太田, 淳 三輪, 忍 中條, 拓伯
|
|||||||
| 著者名(英) |
Daisuke, Yoshizane
Atsushi, Ohta
Shinobu, Miwa
Hironori, Nakajo
× Daisuke, Yoshizane Atsushi, Ohta Shinobu, Miwa Hironori, Nakajo
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | これまで，Androidアプリケーションの高速化手法として，Dalvikアクセラレータを提案してきた．Dalvikアクセラレータはプロセッサ内部に搭載することでDalvikバイトコードを直接実行する方式である．ここでは，Verilog-HDLにより，Dalvikアクセラレータの実装を行い，論理合成後にそのハードウェア量を評価した．これにより，搭載しない場合と比べて約17%のハードウェア量増加となることがわかった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we describe a hardware implementation of Dalvik Accelerator to accelerate Android applications. A Dalvik Accelerator is coupled into a processor in order to execute Dalvik Bytecodes directly. We have implemented a Dalvik Accelerator with Verilog-HDL and have estimated the amount of additional hardware to the base processor. From the estimation, the amount of hardware increases in 17% than without the accelerator. | |||||||
| 書誌情報 |
組込みシステムシンポジウム2012論文集 巻 2012, p. 225-226, 発行日 2012-10-10 |
|||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
