WEKO3
-
RootNode
アイテム
HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価
https://ipsj.ixsq.nii.ac.jp/records/96112
https://ipsj.ixsq.nii.ac.jp/records/96112e26f51f2-4fba-409c-a2f0-0fe34263d6a5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM13163047.pdf (367.6 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2013 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2013-11-20 | |||||||
| タイトル | ||||||||
| タイトル | HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Clock Energy-efficient High-level Synthesis and Experimental Evaluation for HDR-mcd Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 高位合成 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学專攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学高等研究所 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学專攻／芝浦工業大学工学部情報工学科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科電子光システム学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学專攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Waseda Institute for Advanced Study, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University / Dept. of Information Science and Engineering, Shibaura Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Electronic and Photonic Systems, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者名 |
阿部, 晋矢
史, 又華
宇佐美, 公良
柳澤, 政生
戸川, 望
× 阿部, 晋矢 史, 又華 宇佐美, 公良 柳澤, 政生 戸川, 望
|
|||||||
| 著者名(英) |
Shin-ya, Abe
Youhua, Shi
Kimiyoshi, Usami
Masao, Yanagisawa
Nozomu, Togawa
× Shin-ya, Abe Youhua, Shi Kimiyoshi, Usami Masao, Yanagisawa Nozomu, Togawa
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | LSI 全体に占めるクロック信号によるエネルギー消費の割合は大きく，マルチクロックドメイン，クロックゲーテイングなどが提案された．本稿では，マルチクロックドメイン指向 HDR-mcd アーキテクチャを対象としたクロックエネルギー削減に向けた高位合成手法を提案する．提案手法は 1 クロック内の通信が保障されるハドルと呼ぶ区画を利用し，配線遅延の影響を予測，異なるクロック間の同期を考慮した高位合成を実現する．クロックはハドル毎に割り当て，資源制約と時間制約を満たす範囲で低い周波数のクロックを割り当てることで低電力化する．計算機実験により提案手法はクロックゲーテイングのみを考慮した従来手法と比較し，クロックツリーのエネルギーを 30％ 程度削減でき，全体のエネルギーを 25％ 程度削減できることを確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we propose a clock energy-efficient high-level synthesis algorithm for HDR-mcd architecture. In HDR-mcd, an entire chip is divided into several huddles. Huddles can realize synchronization between different clock domains in which interconnection delay is required and should be considered during high-level synthesis. In our iterative improvement based algorithm, low-frequency clocks are assigned to non-critical huddles under resource and latency constraints for energy efficiency improvement. Experimental results show that the proposed method achieves 20% clock energy-saving and 10% total energy-saving compared with the existing methods considering clock gating. |
|||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2013-SLDM-163, 号 47, p. 1-6, 発行日 2013-11-20 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
