WEKO3
-
RootNode
アイテム
ネットワーク型マルチFPGAシステムを対象としたタスク割り当て手法
https://ipsj.ixsq.nii.ac.jp/records/102745
https://ipsj.ixsq.nii.ac.jp/records/102745d794a441-945a-4abd-8adc-e399c34f80b0
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-DAS2014005.pdf (396.5 kB)
|
Copyright (c) 2014 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Symposium(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2014-08-21 | |||||||
| タイトル | ||||||||
| タイトル | ネットワーク型マルチFPGAシステムを対象としたタスク割り当て手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Task Mapping Algorithm for Network-based Multi-FPGA Systems | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | システム設計 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
| 資源タイプ | conference paper | |||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科 | ||||||||
| 著者所属 | ||||||||
| NTT先端集積デバイス研究所 | ||||||||
| 著者所属 | ||||||||
| NTT先端集積デバイス研究所 | ||||||||
| 著者所属 | ||||||||
| NTT先端集積デバイス研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Device Technology Laboratories | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Device Technology Laboratories | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Device Technology Laboratories | ||||||||
| 著者名 |
片野, 弘規
戸川, 望
青木, 孝
関原, 悠介
中西, 衛
× 片野, 弘規 戸川, 望 青木, 孝 関原, 悠介 中西, 衛
|
|||||||
| 著者名(英) |
Hiroki, Katano
Nozomu, Togawa
Takashi, Aoki
Yusuke, Sekihara
Mamoru, Nakanishi
× Hiroki, Katano Nozomu, Togawa Takashi, Aoki Yusuke, Sekihara Mamoru, Nakanishi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 近年，ブロードバンドネットワークサービスや計算流体力学，遺伝子解析等の演算を目的としたシミュレーションにマルチ FPGA システムを利用した研究が進められている．中でもネットワーク状に構成されたマルチ FPGA システムは，複数枚のボードから構成され，各ボードには複数個の FPGA チップとボード間通信用ルータ FPGA チップがリング状に接続されている．アプリケーションや状況に応じてボードを追加することができ， 柔軟性と拡張性に優れた特徴を持っている． このようなマルチ FPGA システムでは， タスクグラフを構成する各タスクのマルチ FPGA システムへの割り当てが，マルチ FPGA システム上で実行されるアプリケーションの性能とコストを決定づける重要な要素となる．本稿ではネットワーク型マルチ FPGA システムを対象としたタスク割り当て手法を提案する．提案するタスク割り当て手法は，各 FPGA チップが持つ演算リソースの制約を考慮して，タスクグラフ中で通信量が最大となるタスクをクラスタリングする．続いてこれらのクラスタリングされたタスクは各ボードが持つ局所性を考慮して，同一のボードに割り当てていくものである．また，提案したタスク割り当て手法の検証と評価を行った結果を報告する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Recently, multi-FPGA systems have been proposed for broadband network serviecs, computational fluid dynamics (CFD) and gene analysis. Among them network-based multi-FPGA systems are composed of two or more boards, each of which consists of one router FPGA chip and multiple general-purpose FPGA chips. The general-purpose FPGA chips are connected to form a ring and the router FPGA chip performs inter-board communications. How to map a task graph onto such a multi-FPGA system is one of the challenging problems. In this paper, we propose a task mapping algorithm for a network-based multi-FPGA system. In our proposed algorithm, we observe the locality of board and FPGA resources. We focus on the communication rate between tasks and assign the ones with many communications between them to the same FPGA chip and to the same board. Experimental results demonstrate the effectiveness of our proposed algorithm. | |||||||
| 書誌情報 |
DAシンポジウム2014論文集 巻 2014, p. 21-26, 発行日 2014-08-21 |
|||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
