| Item type |
Symposium(1) |
| 公開日 |
2014-10-15 |
| タイトル |
|
|
タイトル |
Fortranによる高性能計算のハードウェア化と高位合成ツールFortRock |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Hardware Acceleration for High Performance Computing with Fortran and a High-Level Synthesis Tool FortRock |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
組込み開発支援 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
| 著者所属 |
|
|
|
東京農工大学 |
| 著者所属 |
|
|
|
東京農工大学 |
| 著者所属 |
|
|
|
東京農工大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo University of Agriculture and Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo University of Agriculture and Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo University of Agriculture and Technology |
| 著者名 |
山下, 貴大
五十嵐, 雄太
中條, 拓伯
|
| 著者名(英) |
Takahiro, Yamashita
Yuta, Ikarashi
Hironori, Nakajo
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年の GPU や FPGA の発展に伴い，高性能計算において，ハードウェアアクセラレーションによる高速計算が行われるようになった．FPGA 上での回路設計には，HDL による記述とともに C や Java といった高級言語を用いて，高位合成ツールによる回路生成を行い，複雑なアルゴリズムを記述できるようになった．しかしながら，高性能計算にはこれまで Fortran で記述されたライブラリ，パッケージが受け継がれ，今もなおその改良が行われており，現状の高位合成ツールを利用するには，Fortran で記述されたソースプログラムを C や Java に書き換えて合成を行うこととなる．本研究では，Fortran で記述された流体解析アプリケーションを手動で Java のソースに書き換え，高位合成ツール JavaRock-Thrash を用いて Verilog HDL に変換し，性能を評価する．次に，Fortran のソースプログラムを直接 Verilog HDL に変換する高位合成ツール FortRock について紹介し，これまでの高性能計算のソフトウェア資産をハードウェア化するための可能性を示す． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
In recent years, with growth of using GPU and FPGA, hardware acceleration in simulation of Computational Fluid Dynamics (CFD) is focused. In designing circuits with an FPGA, high level synthesis with a C or a Java language as well as an HDL is utilized to describe complex algorithms. However, there still exist a large amount of heritage of Fortran programs in high performance computing also still have been improved. For Fortran programs, we have re-written them into Java source codes and have converted into a Verilog HDL codes with our HLS called JavaRock-Thrash. Due to experiences and knowledge, we have been developing FortRock which converts a Fortran source code into a Verilog HDL code directly to utilize software heritage in high performance computing. |
| 書誌情報 |
組込みシステムシンポジウム2014論文集
巻 2014,
p. 90-95,
発行日 2014-10-15
|
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ESS2014016.pdf (1.8 MB)
