| Item type |
SIG Technical Reports(1) |
| 公開日 |
2014-11-19 |
| タイトル |
|
|
タイトル |
不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Small-Sized Encoder/Decoder Circuit Design for Bit-Write Reduction Targeting Non-Volatile Memories |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
設計手法 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科情報理工学専攻 |
| 著者所属 |
|
|
|
早稲田大学大学院情報生産システム研究科 |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科電子光システム学専攻 |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科情報理工学専攻 |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Graduate School of Infomation, Production and Systems, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Electronic and Photonic Systems, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Engineering, Waseda University |
| 著者名 |
多和田, 雅師
木村, 晋二
柳澤, 政生
戸川, 望
|
| 著者名(英) |
Masashi, Tawada
Shinji, Kimura
Masao, Yanagisawa
Nozomu, Togawa
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
不揮発メモリはリーク電力が非常に小さい電源が落ちていても情報を保持できるといった性質から次世代メモリとして注目されている．一方で不揮発メモリには書き込みエネルギーが大きい，書き換え回数に上限があるという問題がある．書き込みエネルギーの削減とウェアレベリングを行う手法としてピットレベルでの書き込み削減手法が存在する．ハミング符号より生成した冗長符号を用いてメモリに保存する値を符号化して書き込む手法が提案されている．従来手法の回路構成では符号化のためのエンコーダデコーダの規模が大きくなる欠点がある．本稿では書き込み削減手法に適した符号構成を行うことでエンコーダデコーダの面積を小さくする手法を提案する．メモリに保存したいピットシーケンスをエンコードせずにエンコード後のベクトルとみなしても書き込みに必要な情報が得られる．メモリに保存されているベクトルを誤り訂正すると，デコードせずにシンドロームが元のピットシーケンスが持つ情報と一致する．その結果，小面積のエンコーダ；デコーダが構成できる．提案手法によりエンコーダとデコーダを設計した結果，従来手法と比較して面積が削減されることを確認する． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Non-volatile memory has many advantages such as low leakage power and non-volatility. However, there are problems that a non-volatile memory consumes a large amount of energy in writing and that the maximum number of bit re-writings is limited. We have proposed a Hamming-code based bit-write reduction method using data encoding/decoding but its encoder/decoder becomes too much large. In this paper, we propose small-sized encoder/decoder circuit design for the bit-write reduction codes. In this design, we simplify data encoding/decoding by using code redundancy. Experimental results show the efficiency of our encoder/decoder design. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2014-SLDM-168,
号 35,
p. 1-6,
発行日 2014-11-19
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM14168035.pdf (376.6 kB)
