| Item type |
SIG Technical Reports(1) |
| 公開日 |
2014-11-19 |
| タイトル |
|
|
タイトル |
HDR-mcvを対象とした複数クロックドメインおよび複数電源電圧による低電力化高位合成手法 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Energy-efficient High-level Synthesis Algorithm targeting HDR-mcv Architecture with Multiple Clock Domains and Multiple Supply Voltages |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
高位合成 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科情報理工学専攻 |
| 著者所属 |
|
|
|
早稲田大学高等研究所 |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科情報理工学専攻／芝浦工業大学工学部情報工学科 |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科電子光システム学専攻 |
| 著者所属 |
|
|
|
早稲田大学大学院基幹理工学研究科情報理工学専攻 |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Engineering, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Waseda Institute for Advanced Study, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Engineering, Waseda University / Dept. of Information Science and Engineering, Shibaura Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Electronic and Photonic Systems, Waseda University |
| 著者所属(英) |
|
|
|
en |
|
|
Dept. of Computer Science and Engineering, Waseda University |
| 著者名 |
阿部, 晋矢
史, 又華
宇佐美, 公良
柳澤, 政生
戸川, 望
|
| 著者名(英) |
Shin-ya, Abe
Youhua, Shi
Kimiyoshi, Usami
Masao, Yanagisawa
Nozomu, Togawa
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
低電力かつ高速な LSI の設計へ向け，配線遅延を考慮しながら複数クロックドメイン，複数電源電圧を同時に適用可能な HDR-mcv および高位合成手法が提案された．従来手法はクロックおよび電圧をハドルと呼ぶ区画毎に割り当てるが，クロックツリー数の増加による消費エネルギーのオーバヘッドが無視できない．提案手法はクロックに同期する論理，および演算回路に対し独立に電圧を割り当てることで，クロックツリー数を増加せずに複数クロックドメインと複数電源電圧を同時適用する．計算機実験結果により，提案手法は従来の HDR-mcv アーキテクチャを対象とした高位合成アルゴリズムと比較し 50％程度消費エネルギーを削減し，最終的に従来のレジスタ分散型アーキテクチャと比較し提案手法は 60％程度消費エネルギーを削減できることを確認した． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
An HDR-mcv architecture, which integrates multiple supply voltages and multiple clock domains into high-level synthesis and enables us to estimate interconnection delay effects during high-level synthesis, has been proposed with the corresponding synthesis algorithm. They assign voltages and clock frequencies to huddles which are the partitions for interconnection delay estimation during high-level synthesis. However, the voltage and clock assignment may have some energy overheads due to the increased clock trees. In this paper, we propose a new HDR-mcv architecture in which supply voltages are assigned to functional logics and clock synchronization logics separately. Next, we propose a high-level synthesis algorithm for the architecture, which can assign clock frequen cies and supply voltages on the bases of the placement and energy informations. Experimental results show that the proposed method achieves 50% energy-saving compared with the conventional HDR-mcv architecture and 60% energy-saving compared with the existing high-level synthesis methods. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2014-SLDM-168,
号 40,
p. 1-6,
発行日 2014-11-19
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM14168040.pdf (358.4 kB)
