WEKO3
-
RootNode
アイテム
多重レジスタリネーミング方式
https://ipsj.ixsq.nii.ac.jp/records/124822
https://ipsj.ixsq.nii.ac.jp/records/124822ee4b4501-92ff-4c61-9ac8-27f4d4dcf9d1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001339327.pdf (159.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1993-09-27 | |||||
| タイトル | ||||||
| タイトル | 多重レジスタリネーミング方式 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Multiple Register-Renaming Method | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 富士通研究所 | ||||||
| 著者所属 | ||||||
| 富士通研究所 | ||||||
| 著者所属 | ||||||
| 富士通研究所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU Laboratories | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU Laboratories | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| FUJITSU Laboratories | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | プロセサの高速化手法の一つであるレジスタリネーミング[1]をハードウェアでインプリメントする場合、Rarc個のアーキテクチャレジスタに対し、それより多いRren個のレジスタを用意して、それらをマッピングするのが普通である。一方、コンパイラがプロセサの性能を充分に引き出すようなコードを生成するためには、レジスタの個数がRarc個では不足に感じることが多い。特に、スーパスカラやVLIWプロセサ等の実行並列度を向上させるためのコードスケジューリングを行なう場合この傾向は顕著になる。我々は、レジスタリネーミングのために用意された余剰なRren-Rarc個のレジスタを有効に活用して、コンパイラが使用できるレジスタ数を実質的に増やす方式である、多重レジスタリネーミング方式を本論文で提案し、その効果について議論する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第47回, 号 ハードウェア, p. 31-32, 発行日 1993-09-27 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
