Item type |
SIG Technical Reports(1) |
公開日 |
2015-05-19 |
タイトル |
|
|
タイトル |
FPGAアクセラレーション向けの実行制御の高速化とシステムソフトウェアの検討 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
メニーコア・アクセラレータ |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京農工大学 |
著者所属 |
|
|
|
東京農工大学 |
著者所属 |
|
|
|
東京農工大学 |
著者所属 |
|
|
|
東京大学 |
著者所属 |
|
|
|
東京大学 |
著者名 |
坂本, 龍一
小柴, 篤史
佐藤, 未来子
並木, 美太郎
近藤, 正章
中村, 宏
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年 FPGA を用いたアクセラレーションが注目されている.FPGA による高性能化のアプローチでは FPGA 外のオフチップメモリへのメモリアクセスを抑制することが重要である.そのため,FPGA 内部でデータを受け渡すパイプライン並列や,データのローカリティを生かすためのネストが用いられる.さらに,近年これらの背景を受け,OpenCL 2.0 にてパイプライン並列とネストがサポートされた.一方で,パイプライン並列やネストは細粒度な実効制御が必要であり,従来の実行方式では制御に要するオーバヘッドが発生し,パイプライン並列やネストが有効に利用できない.そこで,本研究では FPGA アクセラレーション環境を対象とし,実行制御を有効に行うためのハードウェアとシステムソフトウェアについての検討を示す. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10444176 |
書誌情報 |
研究報告システムソフトウェアとオペレーティング・システム(OS)
巻 2015-OS-133,
号 3,
p. 1-8,
発行日 2015-05-19
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8795 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |