WEKO3
アイテム
{"_buckets": {"deposit": "c9fb8c0e-8cde-4401-85bb-d2812abc052d"}, "_deposit": {"created_by": 3, "id": "3818", "owners": [3], "pid": {"revision_id": 0, "type": "depid", "value": "3818"}, "status": "published"}, "_oai": {"id": "oai:nitech.repo.nii.ac.jp:00003818", "sets": ["31"]}, "author_link": ["10825", "10527", "8926"], "item_10001_alternative_title_24": {"attribute_name": "その他(別言語等)のタイトル", "attribute_value_mlt": [{"subitem_alternative_title": "VLSI モデル ニオケル dジ シャフル グラフ ノ ウメコミ メンセキ ニツイテ "}, {"subitem_alternative_title": "The Embedding Area of d-Way Shuffle Graph on a VLSI Model"}]}, "item_10001_biblio_info_28": {"attribute_name": "書誌情報", "attribute_value_mlt": [{"bibliographicIssueDates": {"bibliographicIssueDate": "1985-05-20", "bibliographicIssueDateType": "Issued"}, "bibliographicIssueNumber": "5", "bibliographicPageEnd": "1018", "bibliographicPageStart": "1011", "bibliographicVolumeNumber": "J68-D", "bibliographic_titles": [{"bibliographic_title": "電子通信学会論文誌. D"}]}]}, "item_10001_description_36": {"attribute_name": "内容記述", "attribute_value_mlt": [{"subitem_description": "VLSIチップを平面格子と呼ばれるグラフでモデル化し,回路を素子間の配線の仕方を表すグラフGで表し,Gを平面格子に埋込んだとき,どれほどの面積を占めるかはVLSIチップの設計においては重要な問題であり,種々のグラフに対して,平面格子に埋込んだときの面積の上下界が議論されている.本論文では,次数が5以上のグラフが埋込めるように拡張したモデルのもとで,d次シャフルグラフを平面格子に埋込む問題を考える.d次シャフルグラフはシャフルエクスチェンジグラフやCCCなどと同様にデータの置換などを高速に行なうことができ理論的にも興味深いグラフである.ここでは,グラフの交差数と面積の関係を用いて,無限個のd,kに対して,dk頂点d次シャフルグラフを埋込むために(dk+1/k)2に比例した面積が必要となることを示す.この結果を用いると従来の面積の下界が改善される.また,あるグラフGの埋込みに対して,すでに埋込み面積がわかっているグラフを利用したGの埋込みの手法を与え,この結果を用いて,dが2のベキ乗の場合,dk頂点d次シャフルグラフは(dk+1/k)2に比例した面積で埋込めることを示す.", "subitem_description_type": "Other"}]}, "item_10001_description_38": {"attribute_name": "フォーマット", "attribute_value_mlt": [{"subitem_description": "application/pdf", "subitem_description_type": "Other"}]}, "item_10001_full_name_27": {"attribute_name": "著者別名", "attribute_value_mlt": [{"nameIdentifiers": [{"nameIdentifier": "8926", "nameIdentifierScheme": "WEKO"}], "names": [{"name": "Wada, Koichi"}]}]}, "item_10001_publisher_29": {"attribute_name": "出版者", "attribute_value_mlt": [{"subitem_publisher": "Institute of Electronics, Information and Communication Engineers"}]}, "item_10001_source_id_30": {"attribute_name": "ISSN", "attribute_value_mlt": [{"subitem_source_identifier": "0374468X", "subitem_source_identifier_type": "ISSN"}]}, "item_10001_source_id_32": {"attribute_name": "書誌レコードID(NCID)", "attribute_value_mlt": [{"subitem_source_identifier": "AN00153326", "subitem_source_identifier_type": "NCID"}]}, "item_10001_version_type_33": {"attribute_name": "著者版フラグ", "attribute_value_mlt": [{"subitem_version_resource": "http://purl.org/coar/version/c_970fb48d4fbd8a85", "subitem_version_type": "VoR"}]}, "item_creator": {"attribute_name": "著者", "attribute_type": "creator", "attribute_value_mlt": [{"creatorNames": [{"creatorName": "和田, 幸一"}, {"creatorName": "ワダ, コウイチ", "creatorNameLang": "ja-Kana"}], "nameIdentifiers": [{"nameIdentifier": "8926", "nameIdentifierScheme": "WEKO"}]}, {"creatorNames": [{"creatorName": "萩原, 兼一"}], "nameIdentifiers": [{"nameIdentifier": "10527", "nameIdentifierScheme": "WEKO"}]}, {"creatorNames": [{"creatorName": "都倉, 信樹"}], "nameIdentifiers": [{"nameIdentifier": "10825", "nameIdentifierScheme": "WEKO"}]}]}, "item_files": {"attribute_name": "ファイル情報", "attribute_type": "file", "attribute_value_mlt": [{"accessrole": "open_date", "date": [{"dateType": "Available", "dateValue": "2017-01-23"}], "displaytype": "detail", "download_preview_message": "", "file_order": 0, "filename": "J68-D_1011.pdf", "filesize": [{"value": "611.4 kB"}], "format": "application/pdf", "future_date_message": "", "is_thumbnail": false, "licensefree": "Copyright (c) 1985 IEICE http://search.ieice.org/index.html", "licensetype": "license_free", "mimetype": "application/pdf", "size": 611400.0, "url": {"label": "本文_fulltext", "url": "https://nitech.repo.nii.ac.jp/record/3818/files/J68-D_1011.pdf"}, "version_id": "78ce0af9-74a7-4eac-86ff-dc610a019ff1"}]}, "item_language": {"attribute_name": "言語", "attribute_value_mlt": [{"subitem_language": "jpn"}]}, "item_resource_type": {"attribute_name": "資源タイプ", "attribute_value_mlt": [{"resourcetype": "journal article", "resourceuri": "http://purl.org/coar/resource_type/c_6501"}]}, "item_title": "VLSIモデルにおけるd次シャフルグラフの埋込み面積について", "item_titles": {"attribute_name": "タイトル", "attribute_value_mlt": [{"subitem_title": "VLSIモデルにおけるd次シャフルグラフの埋込み面積について"}]}, "item_type_id": "10001", "owner": "3", "path": ["31"], "permalink_uri": "https://nitech.repo.nii.ac.jp/records/3818", "pubdate": {"attribute_name": "公開日", "attribute_value": "2013-06-25"}, "publish_date": "2013-06-25", "publish_status": "0", "recid": "3818", "relation": {}, "relation_version_is_last": true, "title": ["VLSIモデルにおけるd次シャフルグラフの埋込み面積について"], "weko_shared_id": -1}
VLSIモデルにおけるd次シャフルグラフの埋込み面積について
https://nitech.repo.nii.ac.jp/records/3818
https://nitech.repo.nii.ac.jp/records/3818df4dcd74-760f-44d4-9cd3-adefc581fafe
名前 / ファイル | ライセンス | アクション |
---|---|---|
本文_fulltext (611.4 kB)
|
Copyright (c) 1985 IEICE http://search.ieice.org/index.html
|
Item type | 学術雑誌論文 / Journal Article(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2013-06-25 | |||||
タイトル | ||||||
タイトル | VLSIモデルにおけるd次シャフルグラフの埋込み面積について | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
資源タイプ | journal article | |||||
その他(別言語等)のタイトル | ||||||
その他のタイトル | VLSI モデル ニオケル dジ シャフル グラフ ノ ウメコミ メンセキ ニツイテ | |||||
その他(別言語等)のタイトル | ||||||
その他のタイトル | The Embedding Area of d-Way Shuffle Graph on a VLSI Model | |||||
著者 |
和田, 幸一
× 和田, 幸一× 萩原, 兼一× 都倉, 信樹 |
|||||
著者別名 | ||||||
姓名 | Wada, Koichi | |||||
書誌情報 |
電子通信学会論文誌. D 巻 J68-D, 号 5, p. 1011-1018, 発行日 1985-05-20 |
|||||
出版者 | ||||||
出版者 | Institute of Electronics, Information and Communication Engineers | |||||
ISSN | ||||||
収録物識別子タイプ | ISSN | |||||
収録物識別子 | 0374468X | |||||
書誌レコードID(NCID) | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AN00153326 | |||||
著者版フラグ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
内容記述 | ||||||
内容記述タイプ | Other | |||||
内容記述 | VLSIチップを平面格子と呼ばれるグラフでモデル化し,回路を素子間の配線の仕方を表すグラフGで表し,Gを平面格子に埋込んだとき,どれほどの面積を占めるかはVLSIチップの設計においては重要な問題であり,種々のグラフに対して,平面格子に埋込んだときの面積の上下界が議論されている.本論文では,次数が5以上のグラフが埋込めるように拡張したモデルのもとで,d次シャフルグラフを平面格子に埋込む問題を考える.d次シャフルグラフはシャフルエクスチェンジグラフやCCCなどと同様にデータの置換などを高速に行なうことができ理論的にも興味深いグラフである.ここでは,グラフの交差数と面積の関係を用いて,無限個のd,kに対して,dk頂点d次シャフルグラフを埋込むために(dk+1/k)2に比例した面積が必要となることを示す.この結果を用いると従来の面積の下界が改善される.また,あるグラフGの埋込みに対して,すでに埋込み面積がわかっているグラフを利用したGの埋込みの手法を与え,この結果を用いて,dが2のベキ乗の場合,dk頂点d次シャフルグラフは(dk+1/k)2に比例した面積で埋込めることを示す. | |||||
フォーマット | ||||||
内容記述タイプ | Other | |||||
内容記述 | application/pdf |